## (12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

# 特開平8-195466

(43)公開日 平成8年(1996)7月30日

(51) Int.Cl.<sup>6</sup>

識別記号

FΙ

技術表示箇所

H01L 23/50 23/12

P

H01L 23/12

P

審査請求 未請求 請求項の数6 OL (全 6 頁)

(21)出願番号

特願平7-4557

(22)出顧日

平成7年(1995)1月17日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 伊東 修

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 宮本 誠司

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 宇田 隆之

東京都青梅市今井2326番地 株式会社日立

製作所デパイス開発センタ内

(74)代理人 弁理士 秋田 収喜

最終頁に続く


#### (54) 【発明の名称】 半導体装置

#### (57)【要約】

【目的】 パッケージと配線基板との熱膨張係数が異なっていても、熱歪を緩和して、ピンの接続部の疲労破断を防止することが可能な技術を提供する。

【構成】 面実装型のPGAを有するLSIにおいて、パッケージ2の底面2Aから取り出された複数のピン3は、他の部分3Bよりピン径が小さくて弾力性に富んだ歪吸収部として働く小径部3Aを有している。ピン3の小径部3Aが弾力性に富んでいるため、熱歪を受けても小径部3Aが左右方向に変形することにより、熱歪は吸収されるようになる。この結果、熱歪は緩和されてピン3の先端部分の接続部には集中しないので、ピン3の接続部に疲労破断は生じない。

# 図1



#### 【特許請求の範囲】

【請求項1】 パッケージの底面から複数のピンが取り 出されてなる半導体装置において、前記ピンは、少なく とも一部分に弾力性に富んだ歪吸収部を有することを特 徴とする半導体装置。

【請求項2】 前記歪吸収部は、他の部分よりピン径の 小さい小径部からなることを特徴とする請求項1に記載 の半導体装置。

【請求項3】 前記歪吸収部は、一部分に形成された屈 のが名 曲部からなることを特徴とする請求項1に記載の半導体 10 る。。 装置。 【00

【請求項4】 パッケージの底面から複数のピンが取り 出されてなる半導体装置において、前記ピンは、先端部 分に他の部分より径の大きい接続部を有することを特徴 とする半導体装置。

【請求項5】 前記接続部は、球状部からなることを特 徴とする請求項4に記載の半導体装置。

【請求項6】 前記接続部は、幅広部からなることを特徴とする請求項4に記載の半導体装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、半導体装置に関し、特に、パッケージの底面から複数のピンが取り出され、これら複数のピンを介して配線基板に面実装するタイプの 半導体装置に適用して有効な技術に関する。

#### [0002]

【従来の技術】LSIで代表される半導体装置は、高集 積化、高機能化が進むにつれて、パッケージから取り出 されるリードの数は益々増加する傾向にある。このよう な多リード化に適応した代表的なパッケージとして、Q 30 FP(Quad Flat Package)が知られ ている。

【0003】ここで、QFPは複数のリードをパッケージの周囲から取り出しているので、LSIを配線基板に面実装する場合は、パッケージ周囲におけるリードの広がり分だけ面積を占有してしまうため、実装上の制約を受けるようになる。

【0004】このため、リードに代えてピンを用いて、これらピンを底面から取りだすようにしたパッケージとしてPGA(Pin Grid Array)構造が提 40供されるようになってきた。このPGAを有するLSIによれば、複数のピンはパッケージの周囲からではなく、全面から取り出されるので、ピンを配線基板に挿入して実装することにより、余分な面積を占有することがなくなる。

【0005】このようなPGAにおいて、特にピンを短く形成して、これらのピンを配線基板に挿入することなく、その表面に実装するようにした、いわゆる面実装型のPGAが開発されるようになってきた。このようなPGAは、ショートリード(Short lead)PG

A、あるいはバットジョイント(Butt join t)PGAとも称されており、例えば日経BP社発行、「VLSIパッケージング技術(下)」、1993年5月31日発行、P173~P174に記載されている。【0006】このような面実装型のPGAを有するLSIによれば、複数のピンは配線基板に挿入されずに半田付けによって配線基板に面実装されるので、多ピン化された場合でも、これらピンを配線基板上へ位置決めするのが容易になるため、高密度実装に適するようにな

【0007】このような面実装型のPGAを有するLSIにおいて、パッケージの材料としては、セラミックス、プラスチック、金属等が用いられており、ピンの材料としては、Fe-Ni-Co合金、Fe-Ni合金、Cu、半田(Pb-Sn合金)等が用いられている。こで、ピンの径は長さ方向に沿って均一に形成されている。一方、LSIが面実装される配線基板の材料としては、ベークライト、ガラスエポキシ、紙エポキシ等が用いられている。

#### 20 [0008]

【発明が解決しようとする課題】前記のような面実装型のPGAを有するLSIを配線基板に面実装した場合、パッケージの材料と配線基板の材料との熱膨張係数が異なるので、時間の経過につれて、パッケージから取り出されているピンと配線基板との接続部(ピンの接続部)が、熱歪を受けて疲労破断するという問題がある。

【0009】すなわち、LSIの動作中に熱が発生したり、あるいは周囲温度が上昇したりすると、これらの温度変化の繰り返しによって、パッケージと配線基板間の熱膨張係数の差に基づいて生ずる熱歪が、ピンの接続部に集中するようになるため、接続部が疲労破断するようになる。これは、より高密度実装を図るためにパッケージのサイズを大きくするほと著しくなり、ピンの接続部の信頼性を低下させることになる。

【0010】このような不都合を解決するには、パッケージと配線基板との熱膨張係数を近似させるように材料を組み合わせれば良いが、これは各々の材料の選択範囲を制限することになるので好ましくない。また、ピンの接続部の面積を制限することによって受ける熱歪を軽減させれば良いが、これはピンの数を制限することになるので、実装密度の低下に結びつくため好ましくない。

【0011】本発明の目的は、パッケージと配線基板との熱膨張係数が異なっていても、熱歪を緩和して、ピンの接続部の疲労破断を防止することが可能な技術を提供することにある。

【0012】本発明の他の目的は、バッケージと配線基板との熱膨張係数が異なっていても、ピンの接続部の面積を増加して接続強度を増強することにより、ピンの接続部の疲労破断を防止することが可能な技術を提供することにある。

10

【0013】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

#### [0014]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば下 記の通りである。

【0015】(1)本発明の半導体装置は、パッケージの底面から複数のピンが取り出されてなる半導体装置において、前記ピンは、少なくとも一部分に弾力性に富んだ歪吸収部を有している。

【0016】(2)本発明の半導体装置は、パッケージの底面から複数のピンが取り出されてなる半導体装置において、前記ピンは、先端部分に他の部分より径の大きい接続部を有している。

#### [0017]

【作用】上述した(1)の手段によれば、本発明の半導体装置は、パッケージの底面から複数のピンが取り出されてなる半導体装置において、前記ピンは、少なくとも一部分に弾力性に富んだ歪吸収部を有しているので、パ 20ッケージと配線基板との熱膨張係数が異なっていても、熱歪を緩和して、ピンの接続部の疲労破断を防止することが可能となる。

【0018】上述した(2)の手段によれば、本発明の 半導体装置は、パッケージの底面から複数のピンが取り 出されてなる半導体装置において、前記ピンは、先端部 分に他の部分より径の大きい接続部を有しているので、 パッケージと配線基板との熱膨張係数が異なっていて も、ピンの接続部の面積を増加して接続強度を増強する ことにより、ピンの接続部の疲労破断を防止することが 30 可能となる。

【0019】以下、本発明について、図面を参照して実施例とともに詳細に説明する。

【0020】なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

#### [0021]

#### 【実施例】

(実施例1)図1は本発明の実施例1による半導体装置を示す側面図で、LSIに適用した例で示している。図2は図1のA部分の拡大図である。本実施例の半導体装置1は、パッケージ2の底面2Aから、Agろうのようなろう材4で一端が固着された複数のピン3が取り出されており、各ピン3はX方向及びY方向にグリッド状に配置されている。

【0022】各ピン3は、長さ方向に沿って両端部分である他の部分3Bより中央部分において、ピン径の小さい小径部3Aを有している。各ピン3の材料はFe-Ni-Co合金、Fe-Ni合金、Cu、半田 (Pb-Su) 等が用いられている。また、パッケージ2の材 50

料としては、セラミックス、プラスチック、金属等が用いられている。ピン3の小径部3Aは、他の部分3Bより径が小さくなるように形成されていることによって、LSIが配線基板に面実装された場合、弾力性に富んだ歪吸収部として働く。

【0023】このようなピン3は図3に示すような方法によって製造される。

【0024】まず、図3(a)に示すように、均一な径を有するピン3を複数本用意して、その両部部分にフォトレジスト5を塗布する。これは、複数本のピン3の両端部分を交互にフォトレジスト5の溶液に浸すことによって、簡単に塗布することができる。

【0025】次に、図3(b)に示すように、複数のピン3をフッ酸、硝酸のようなエッチング溶液13に浸すことにより、エッチング処理を行う。これによって、複数のピン3はフォトレジスト5によってマスクされていない表面がエッチングされることにより、小径部3Aが形成される。フォトレジスト5によってマスクされている部分は大径部3Bとなる。

【0026】続いて、図3(c)に示すように、複数のピン3をフォトレジス5の溶液から引き上げた後、塗布されているフォトレジスト5を有機溶剤によって除去することにより、図3(d)に示すように、個々に分離された複数本のピン3が得られる。

【0027】図4は、以上のようにピン3がパッケージ2の底面2Aから引き出された面実装型のPGAを有するLSIを、配線基板6に面実装した構造を示す側面図である。各ピン3の先端部は半田8によって配線基板6の導電部7に接続される。配線基板6の材料としては、ベークライト、ガラスエポキシ、紙エポキシ等が用いられている。

【0028】このような面実装構造によれば、パッケージ2と配線基板6との熱膨張係数が異なっていても、LSIの動作中に熱が発生したり、あるいは周囲温度が上昇したりして、パッケージ2と配線基板5間の熱膨張係数の差に基づいて熱歪が生じても、ピン3の小径部3Aが弾力性に富んでいるため、図5のように、この小径部3Aが矢印のように左右方向に変形することにより、熱歪は吸収されるようになる。この結果、熱歪は緩和されてピン3の先端部分の接続部には集中しないので、ピン3の接続部に疲労破断は生じない。これにより、ピン3の接続部の信頼性が向上するため、パッケージのサイズを大きくしてより高密度実装を図ることが可能となる。

【0029】このような実施例1によれば次のような効果が得られる。

【0030】パッケージ2の底面2Aから取り出された 複数のピン3は、他の部分3Bよりピン径が小さくて弾 力性に富んだ歪吸収部として働く小径部3Aを有してい るので、パッケージ2と配線基板6との熱膨張係数が異 なっていても、熱歪を緩和して、ピン3の接続部の疲労 破断を防止することが可能となる。

【0031】 (実施例2) 図6は本発明の実施例2による半導体装置を示す側面図で、ピン3の形状として、その中央部分に、弾力性に富んだ屈曲部9を設けた例を示すものである。このようなピン3は図7に示すような方法によって製造される。

【0032】まず、図7(a)に示すように、両端部分の大径部3B間に小径部3Aを設けた複数のピン3を一体に保持した状態で(図3(c)に相当)、次に図7

(b) に示すように、一対のウエイト10を用意して各々によって両端部分の大径部3Bを矢印のように小径部3Aの方向に押圧する。これによって、中央部分の小径部3Aは変形するので、屈曲部9が形成される。この屈曲部9は、実施例1における小径部3Aと同様に、LSIが配線基板に面実装された場合、弾力性に富んだ歪吸収部として働く。

【0033】このような実施例2によっても、ピン3の 屈曲部9が弾力性に富んだ歪吸収部として働くので、実 施例1と同様な効果を得ることができる。

【0034】(実施例3)図8は本発明の実施例3による半導体装置を示す側面図で、ピン3の形状として、長さ方向に沿い両端部分から中央部分に向かって徐々に径が小さくなるように設けた例を示すものである。本実施例の場合は、ピン3の全体が弾力性に富んだ歪吸収部として働くようになり、その度合いは中央部分に向かうほど大きくなる。

【0035】このような実施例3によっても、ピン3の全体が弾力性に富んだ歪吸収部として働くので、実施例1と同様な効果を得ることができる。

【0036】 (実施例4) 図9は本発明の実施例4による半導体装置を示す側面図で、ピン3の形状として、その先端部分に、球状部11Aを設けた例を示すものである。この球状部11AはLSIが配線基板に面実装された場合に接続部として働き、他の部分11Bよりも径が大きくなっていることによって、半田8が多量に付着する。

【0037】これによって、ピン3の接続部の面積が増加されるので、接続強度が増強されるようになる。このようなピン3は図10に示すような方法によって製造される。

【0038】すなわち、図10(a)に示すように、均一な径を有するピン3を用意して、この先端部分のみ加熱して溶融することによって、図10(b)に示すように、溶融した先端部分が固化するとき、表面張力によって丸く固化するので、球状部11Aが形成される。

【0039】このような実施例4によれば次のような効果が得られる。

【0040】パッケージ2の底面2Aから取り出された 複数のピン3は、先端部分に他の部分11Bより径の大 きい球状部11Aを有しているので、パッケージ2と配 50 線基板6との熱膨張係数が異なっていても、ピン3の接 続部の面積を増加して接続強度を増強することにより、 ピン3の接続部の疲労破断を防止することが可能とな る。

【0041】(実施例5)図11は本発明の実施例5による半導体装置を示す側面図で、ピン3の形状として、その先端部分に、幅広部12Aを設けた例を示すものである。この幅広部12Aは、実施例4における球状部11Aと同様に、LSIが配線基板に面実装された場合に接続部として働き、他の部分12Bよりも径が大きくなっていることによって、半田8が多量に付着する。これによって、ピン3の接続部の面積が増加されるので、接続強度が増強されるようになる。この幅広部12Aはプレス加工方法等によって容易に形成することができる。

【0042】このような実施例5によっても、ピン3の幅広部12Aが他の部分12Bよりも径が大きくなっていることによって、半田8が多量に付着するので、実施例4と同様な効果を得ることができる。

【0043】以上、本発明者によってなされた発明を、 前記実施例に基づき具体的に説明したが、本発明は、前 記実施例に限定されるものではなく、その要旨を逸脱し ない範囲において種々変更可能であることは勿論であ る。

【0044】例えば、前記実施例ではパッケージ、ピン 及び配線基板の各材料としては特定の材料に例をあげて 説明したが、これに限らず同等の材料を用いることがで きる。

【0045】また、前記実施例では弾力性に富んだ熱吸収部として働くピンとしては、金属材料を用いる例で説明したが、これに限らず導電性ゴムのような金属以外の材料を用いることもできる。

【0046】さらに、弾力性に富んだ熱吸収部として働くピンの形状としては、部分的にスプリング状に形成することも可能である。

【0047】さらにまた、半田を多量に付着するために ピンの先端部分の径を大きくする形状は、前記実施例で 示した形状に限らず、種々の変形が可能である。

【0048】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である面実装 型のPGAを有する半導体装置に適用した場合について説明したが、それに限定されるものではない。本発明は、少なくともピンの接続部の破断を改善することを目的とする条件のものには適用できる。

#### [0049]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。

【0050】パッケージと配線基板との熱膨張係数が異なっていても、熱歪を緩和して、ピンの接続部の疲労破断を防止することが可能となる。

【0051】パッケージと配線基板との熱膨張係数が異なっていても、ピンの接続部の面積を増加して接続強度を増強することにより、ピンの接続部の疲労破断を防止することが可能となる。

#### 【図面の簡単な説明】

【図1】本発明の実施例1による半導体装置を示す側面 図である。

【図2】図1のA部分の拡大図である。

【図3】本発明の実施例1による半導体装置に用いられるピンの製造方法を示すもので、(a)乃至(d)は側 10面図である。

【図4】本発明の実施例1による半導体装置の面実装構造を示す側面図である。

【図5】本発明の実施例1による半導体装置の面実装構造の作用を説明する側面図である。

【図6】本発明の実施例2による半導体装置に用いられるピンを示す側面図である。

【図7】本発明の実施例2による半導体装置に用いられ\*

\*るピンの製造方法を示すもので、(a)及び(b)は側面図である。

【図8】本発明の実施例3による半導体装置に用いられるピンを示す側面図である。


【図9】本発明の実施例4による半導体装置に用いられるピンを示す側面図である。


【図10】本発明の実施例4による半導体装置に用いられるピンの製造方法を示すもので、(a)及び(b)は側面図である。

0 【図11】本発明の実施例5による半導体装置に用いられるピンを示す側面図である。

#### 【符号の説明】

1…半導体装置、2…パッケージ、2A…パッケージの底面、3…ピン、3A…ピンの小径部、3B…ピンの大径部、4…ろう材、5…フォトレジスト、6…配線基板、7…配線基板の導電部、8…半田、9…屈曲部、10…ウエイト、11A…ピンの球状部、12A…ピンの幅広部、13…エッチング溶液。





フロントページの続き

## (72)発明者 佐藤 俊彦

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

### (72)発明者 林田 哲哉

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内